低溫製程之三維電晶體

隨著電晶體不斷微縮,為了能良好地控制摻雜分布、介面深度等,並維持元件特性,製程熱預算必須不斷下降。本研究將專注於利用400oC以下溫度製程製備高效能電晶體,因此離子佈值製程必須減少到最低,以內摻雜(in-situ doping)磊晶技術取代,開始研發下一世代磊晶機台,以高遷移率的通道材料如Ge/GeSn為主,並強化可靠度之研究。

以下低溫模組技術為研究重點:

進行自組裝分子結構設計,並將此自組裝分子應用於不同基材表面進行選擇性吸附,來做為阻擋層或是進行選擇性區域成長。此研究主題的開發,對於在小線寬製程上,可以藉此自組裝分子進行選區蝕刻或成長。

開發原子層退火(atomic layer annealing)技術來增加high-閘極介電層的密度與品質。亦將開發以氮化物為基礎的介面緩衝層,以抑制介面氧化層的形成,來強化high-閘極介電層的穩定度與電性表現。