7–5奈米計算電子學及驗證

隨著電晶體的尺寸不斷的縮小,電晶體閘極長度小於10nm應該在五年內就會成為生產線上的主力,當元件尺寸小於這個尺度,電子的量子行為就變得非常重要。為了抑制短通道效應,半導體元件也由傳統的平面結構演變為奈米線為主的三閘極結構或者是環閘極結構。對於這些結構的設計分析,單純的2D模擬軟體可能不太適用,因此,我們必須開發一個能夠處理3D元件的問題,並且可以處理量子傳播行為的數值分析軟體。此外,我們也擬研究新穎通道材料如鍺(錫)合金,三五族和二維化合物,如單層過渡金屬硫化合物等,應用在超小尺寸元件之通道材料上,以期追求高效能元件特性。

在先進製程上,致力研發增加CMOS 效能的新穎應變技術,即是利用鍺(錫)(Ge(Sn))通道或鍺(錫)源極/汲極壓力源(stressors)的新穎方法,來增加通道中載子的遷移率。同時整合並使用高介電常數(High-k)閘極氧化層/金屬閘極組合,及具低電阻值的金屬鍺(錫)合金接面於鍺(錫)通道的金氧半場效電晶體是令人期待。我們將製作出閘極環繞型鍺(錫)通道與無接面鍺(錫)電晶體,並進一步評估元件及材料特性,對鍺(錫)遷移率進行計算,以達到元件結構最佳化。

在模擬研究上,我們將發展Ensemble Monte Carlo Method (EMC) 和Non-equilibrium Green function (NEGF) 理論為基礎的數值分析軟體來處理10奈米閘極長度元件尺寸的問題。同時,計畫結合實驗室現有的三維有限元素分析法分析軟體,如Poisson, drift-diffusion, and Schrodinger solver,來提供一個完備的分析軟體以處理10nm以下閘極問題,也能夠處理穿隧效應和漏電效應,和一些新穎的元件結構如TFET等元件。此外,我們將探討上述材料為超薄層時,受到量子效應和應變效應之能帶特性。接著,預計對不同材料在不同元件之幾何結構下,其彈道電流和考慮影響載子傳輸的重要散射機制之遷移率研究和計算。計畫最後,整合上述成果,與目前業界所使用之TCAD軟體或開發in-house TCAD模擬器結合,以期研究超小尺寸元件之電特性並進一步協助對國內產業之研發預測。