High-on III-V/Ge MOS與超高真空腔體運輸

在未來超三奈米節點,III-V/Ge dual-channel CMOS或是Ge CMOS整合於矽基板上,元件除了達到高效能低功耗以外,更重要的則為可靠性(Reliability),達到最低量產標準,為新元件是否能應用的重要關鍵。

氧化層和III-V/Ge 間的介面,小於1奈米內的距離,其中的化學鍵結、物理特性,直接決定了元件之效能以及可靠性。更為重要的面向為,成長單晶結構氧化層,減少介面缺陷密度,並增進介面熱穩定性。

使用獨特的超高真空腔體設計,從樣品的製備到量測之過程皆保持著超高真空的環境,經由可移動式的超高真空腔體運輸至國內外研究單位,與各領域專家之間交流合作,進而提升台灣在國際學術之影響力和產業方面之競爭力。